Bedankt voor het vertrouwen het afgelopen jaar! Om jou te bedanken bieden we GRATIS verzending (in België) aan op alles gedurende de hele maand januari.
- Afhalen na 1 uur in een winkel met voorraad
- Gratis thuislevering in België
- Ruim aanbod met 7 miljoen producten
Bedankt voor het vertrouwen het afgelopen jaar! Om jou te bedanken bieden we GRATIS verzending (in België) aan op alles gedurende de hele maand januari.
- Afhalen na 1 uur in een winkel met voorraad
- Gratis thuislevering in België
- Ruim aanbod met 7 miljoen producten
Digital System Test and Testable Design
Using Hdl Models and Architectures
Zainalabedin Navabi
Hardcover | Engels
€ 139,95
+ 279 punten
Uitvoering
Omschrijving
Describes test methods in Verilog and PLI, which makes the methods more understandable and the gates possible to simulate Simulation of gate models allows fault simulation and test generation, while Verilog testbenches inject faults, evaluate fault coverage and apply new test patterns Describes DFT, compression, decompression, and BIST techniques in Verilog, which makes the hardware of the architectures easier to understand and allows simulation and evaluation of the testability methods
Specificaties
Betrokkenen
- Auteur(s):
- Uitgeverij:
Inhoud
- Aantal bladzijden:
- 435
- Taal:
- Engels
Eigenschappen
- Productcode (EAN):
- 9781441975478
- Verschijningsdatum:
- 20/12/2010
- Uitvoering:
- Hardcover
- Formaat:
- Genaaid
- Afmetingen:
- 178 mm x 254 mm
- Gewicht:
- 1006 g
Alleen bij Standaard Boekhandel
+ 279 punten op je klantenkaart van Standaard Boekhandel
SOLDEN
E-BOOK ACTIE
Beoordelingen
We publiceren alleen reviews die voldoen aan de voorwaarden voor reviews. Bekijk onze voorwaarden voor reviews.